超薄半导体晶圆应用及工艺

集成电路功能的持续发展现在以整个系统中所有电子元件的集成为目标。这项研究基于许多不同的半导体工艺。这些过程中的每一个在功能方面都有不同的属性，例如速度、功率等。

有三个因素集中在更薄的晶圆上:对芯片卡和射频识别的低封装高度的需求，对更高功率的需求，以及使用芯片堆叠方法寻找系统封装(SiP)。前提是通过芯片的热流大大增强，并且晶片中的通孔产生与相邻管芯的直接互连。所有这些都有利于芯片堆叠技术、高速和增加功率。

GaAs在高速电路领域极其有用，但是它在发光方面的性能由于伴随发光的散热不良而受到抑制。超薄GaAs芯片允许更大的散热，并且还通过使用通孔来帮助通过芯片的垂直互连。许多系统都有这个基本构成:系统前端是GaAs高速电路，中间是复杂的逻辑控制电路，后端是电源能力。

该功能着眼于已使用和正在开发的各种工艺，以利用薄晶圆器件提供的速度、功率和集成到系统中的优点。目前，器件芯片堆叠处于领先地位，但是为了实现成本效益，将大力探索通过晶片键合而不是芯片处理的晶片处理。芯片处理将需要克服可接受产量的严重障碍。

背面研磨

背面研磨是用于将晶片从其原始厚度减小到适于切割后最终封装管芯的减小厚度的常规方法。磨削速度快，偏差小，表面光洁度好。对于使用非常薄和超薄模具的新兴应用，磨削仍然是常用的减薄方法，但是需要一些工艺改进和附加技术。

精确控制研磨速度

现代研磨机在真空吸盘上旋转晶片，并以精确控制的速度将旋转的研磨轮送入晶片背面。精致的砂轮采用分级金刚石磨料，嵌入砂轮边缘的特殊工程粘合剂中。目前用于研磨的生产极限将晶片从平均起始厚度750米减少到薄至150米。研磨和下游工艺的产量损失考虑(与载体的剥离)使得在生产中薄至150米以下非常困难。另一方面，研究项目一直在150米以下工作，并向50米的水平推进。

晶片处理

为了处理精细的薄晶片，在背面减薄工艺之前，将器件晶片结合到刚性载体衬底上。最初较厚的器件晶片用粘合层将其有源表面粘合到载体晶片上。在背面处理之后，包括减薄工艺和最终进一步的工艺步骤(光刻、蚀刻等)。)，由载体衬底支撑的薄器件晶片必须从载体晶片上释放，从而能够在最后阶段进行切割和封装过程。

用于临时结合的粘合剂允许通过使用不同的方法来释放器件晶片:紫外线释放粘合剂在暴露于紫外线之后被剥离，热释放粘合剂必须被加热到高于释放温度，并且溶剂释放粘合剂必须溶解在化学溶剂中，用于将器件晶片从载体上剥离。

由器件晶片、中间层和载体晶片组成的临时结合的叠层通常使用几种不同的技术(例如光刻、蚀刻等)进一步处理。)因此，在为目标应用选择中间层之前，必须考虑几个不同的方面。温度能力、耐化学性、易加工性和厚度变化只是在选择载体和晶片之间使用的粘合方法时需要考虑的一些参数。

一种新的细化技术

超薄和复杂的半导体晶片的机械特性，例如脆性，在通过包括清洗、涂覆、光刻、蚀刻或薄膜沉积的多步骤工艺处理晶片时产生困难。每当标准硅材料厚度下降到100米以下时，材料特性就变得类似于GaAs等脆性化合物半导体材料。

图2中显示了一种通过背面蚀刻/研磨进行分割的新方法。在背面研磨之前，在晶片通道中切割正面凹槽。芯片分离发生在背面减薄期间，此时正面凹槽最终被打开。如果最后一步是背面旋转蚀刻工艺，凹槽被蚀刻剂磨圆，可能残留的微裂纹被去除。蚀刻剂还可以对单个化的芯片起到应力消除的作用。

图2 通过背面研磨进行分割

创建超薄设备所需的所有流程都可用，只需进行改进。晶片结构在切割前的易碎性要求特殊的程序来完成加工。在晶片被分割成芯片后，脆性的问题减少了。通孔互连和芯片堆叠的发展，无论是芯片还是晶片形式，都将后端工艺带入了晶圆厂。这意味着从开始到结束更好的过程控制。后端处理一直被认为是在制造环境之外。把它带进去只会提高最终设备的可靠性。